Entwicklung eines integrierten Schaltkreises für den Algorithmus Polynomdivision

Term Paper , 2010 , 128 Pages , Grade: 1,0

Electrotechnology

Ziel des Praktikums ist die Realisierung einer algorithmischen Aufgabenstellung als integrierter Schaltkreis (engl. Integrated Circuit - IC). Der Entwurf und die Verifikation des Schaltkreises bzw. Prozessors erfolgt im ASIC (engl. Application Specific Integrated Circuit) mit Standardzellen in 0.35 µm CMOS-Technologie mit der EDA-Software CADENCE. Die Entscheidung für die numerische mathematische Rechenvorschrift fiel zu gunsten der Polynomdivision aus. Der Algorithmus führt mit einer zum Teil vorgegebenen Speicherbelegung Operationen durch und speichert das Ergebnis wieder im Hauptspeicher ab. Dabei wird ein vertiefender Einblick in den Entwurf komplexer VLSI-Schaltungen vermittelt. Der Entwurfsfluss (Designflow) erfolgt nach der Top-down Strategie. Das Top-Down-Design beginnt mit der Formulierung eines Überblicks über das System, wobei Details zunächst vernachlässigt werden. Anschließend erfolgt die Unterteilung in Abschnitte, wobei die gewünschte Funktionalität zunächst umgangssprachlich angegeben wird. Im Folgenden werden diese Abschnitte genauer ausformuliert, bis schließlich die komplette, detaillierte Spezifikation des Algorithmus erreicht ist. Bei der Top-Down-Methode liegt der Schwerpunkt auf Planung und Verständnis des Systems.

Inhaltsverzeichnis (Table of Contents)

• 1. Einleitung
• 2. Aufgabenstellung
  • 2.1. Der Algorithmus im Detail
  • 2.2. Der Algorithmus am Beispiel.
  • 2.3. Der Algorithmus in Java
• 3. Entwurf
  • 3.1. Entwurfsziele
  • 3.2. Generelle Überlegungen
  • 3.3. Speicheraufteilung.
    • 3.3.1. Grobe Speicheraufteilung
    • 3.3.2. Detaillierte Speicheraufteilung
  • 3.4. Struktogramm.
  • 3.5. Datenflussgraph
    • 3.5.1. Datenflussgraph ohne Anpassung
    • 3.5.2. Datenflussgraph mit Anpassung
    • 3.5.3. Ausblick - Datenflussgraph der Implementierung
  • 3.6. Register-Transfer-Folgen und Buszuordnung
    • 3.6.1. RT-Folgen.
    • 3.6.2. Buszuordnung
  • 3.7. Zustandsgraph
  • 3.8. Datenpfad
  • 3.9. Finite State Machine
    • 3.9.1. Zustandscodierung
    • 3.9.2. Zustandsautomat mit JK-Flip Flops
  • 3.10. Logikfunktionen der Flipflops
  • 3.11. Steuerlogik.
  • 3.12. Top-Zelle.
• 4. Implementierung und Simulation - Arbeitsschritte mit Cadence
  • 4.1. Realisierung des Datenpfades mit Schematic
  • 4.2. Verhaltensbeschreibung in Verilog
    • 4.2.1. Beschreibung der Steuerlogik
    • 4.2.2. Beschreibung der Zustandsmaschine.
  • 4.3. Realisierung der Zustandsmaschine in Schematic
  • 4.4. Realisierung der Top-Zelle in Schematic.
  • 4.5. Veriolog-Simulation
    • 4.5.1. Steuerlogik Test
    • 4.5.2. Zustandsmaschine Test
    • 4.5.3. Top-Zelle Test
• 5. Synthese
• 6. Zusammenfassung, Wertung und Ausblick

Zielsetzung und Themenschwerpunkte (Objectives and Key Themes)

Diese Belegarbeit entstand im Rahmen des Praktikums zur Lehrveranstaltung Schaltkreis- und Systementwurf und dokumentiert die Entwicklung eines integrierten Schaltkreises (IC) für den Algorithmus der Polynomdivision. Das Ziel des Projekts ist es, den Entwurfsprozess von komplexen VLSI-Schaltungen anhand der Top-Down-Strategie zu demonstrieren und die Realisierung eines ASIC (Application Specific Integrated Circuit) mit Standardzellen in 0.35 μm CMOS-Technologie mit der EDA-Software Cadence zu präsentieren.

• Entwicklung eines ICs für die Polynomdivision
• Anwendung der Top-Down-Entwurfsstrategie
• Realisierung eines ASIC mit Standardzellen in 0.35 μm CMOS-Technologie
• Verifikation und Simulation des ICs mit der EDA-Software Cadence
• Detaillierte Analyse des Entwurfsflusses von VLSI-Schaltungen

Zusammenfassung der Kapitel (Chapter Summaries)

Die Arbeit beginnt mit einer Einführung in die Thematik und beschreibt die Aufgabenstellung, die darin besteht, einen integrierten Schaltkreis für die Polynomdivision zu entwickeln. Das zweite Kapitel erläutert den Algorithmus der Polynomdivision im Detail und gibt ein Beispiel für seine Anwendung.

Das dritte Kapitel behandelt die Entwurfsphase des ICs. Es werden die Entwurfsziele definiert, generelle Überlegungen zur Implementierung angestellt und die Speicheraufteilung des ICs beschrieben. Weiterhin werden das Struktogramm, der Datenflussgraph, die Register-Transfer-Folgen, der Zustandsgraph, der Datenpfad und die Finite State Machine detailliert analysiert.

Im vierten Kapitel werden die Implementierung und die Simulation des ICs mit der EDA-Software Cadence beschrieben. Dabei werden die Realisierung des Datenpfades in Schematic, die Verhaltensbeschreibung in Verilog, die Verifikation der Steuerlogik und der Zustandsmaschine sowie die Realisierung der Top-Zelle in Schematic dargestellt.

Das fünfte Kapitel befasst sich mit der Synthese des ICs, während das sechste Kapitel eine Zusammenfassung der Ergebnisse, eine Wertung der Arbeit und einen Ausblick auf zukünftige Entwicklungen bietet.

Schlüsselwörter (Keywords)

Polynomdivision, VLSI-Schaltung, ASIC, CMOS-Technologie, EDA-Software Cadence, Top-Down-Design, Datenflussgraph, Register-Transfer-Folgen, Zustandsgraph, Datenpfad, Finite State Machine, Schematic, Verilog, Simulation, Synthese.

• College: Dresden Technical University
• Grade: 1,0
• Author: Peter Hillmann (Author)
• Publication Year: 2010
• Pages: 128
• Catalog Number: V353347
• ISBN (eBook): 9783668394452
• ISBN (Book): 9783668394469
• Language: German
• Tags: entwicklung, schaltkreises, algorithmus, polynomdivision, Verilog