Gegenstand dieser Arbeit ist es den Prozess der Einbettung von aktiven Halbleiterbauteilen in FR-4-Leiterplatten zu untersuchen.
Um zu zeigen, dass deutlich höhere Integrationsdichten mit diesem Verfahren möglich und praktikabel sind, wird ein Vergleich mit anderen üblichen Techniken der Leiterplattenbestückung gemacht. Des weiteren werden Randbedingungen, wie etwa die Bestückungsgenauigkeit oder die Chipdicken, erfasst und gegebenenfalls nach Problemanalysen an eingebetteten Chips optimiert.
Die Erstellung eines einfachen mathematischen Modells zur Berechnung des Anteils akzeptabler Durchkontaktierungen, zwischen der Leiterplatte und dem eingebetteten Chip, ermöglicht Voraussagen über Designregeln für Chip- und Leiterplattenhersteller.
Abstract
Subject of this thesis is to examine the embedding process of active semiconductor components into FR-4 multi layer printed circuit boards.
In order to show that far higher integration densities are possible and practical with this procedure, an arrangement with other usual techniques of the loading a printed circuit board is done. Furthermore limiting conditions, for example the positioning accuracy or the thickness of the chips, are registered and optimised after analyses at embedded chips.
The preparation of a simple mathematical model, in order to calculate the part of acceptable vias of the printed circuit board, allows predictions about design rules for the manufacturers of chips and printed circuit boards.
Inhaltsverzeichnis
- Kurzfassung
- Abstract
- Inhaltsverzeichnis
- 1 Einleitung
- 2 Was ist ein eingebetteter Die
- 3 Embedded-Die im Vergleich zu anderen üblichen Techniken
- 3.1 Methoden zur Erreichung höherer Integrationsdichten
- 3.2 Der technische Anspruch der Einbettung
- 4 Möglichkeiten der PCB-Hersteller
- 5 Ermittlung von Randbedingungen
- 5.1 Positionierungsgenauigkeit der eingebetteten Chips
- 5.2 Einfluss der Klebertrocknung auf die Chipposition
- 5.3 Positionsänderung der Justagekreuze durch das Ausheizen des Klebers
- 5.4 Messungen zur Verwölbung des Substrates
- 5.5 Kontrolle der Chipdicke
- 6 Problemerfassung an eingebetteten Die
- 6.1 Auswertung der Röntgenaufnahmen
- 6.1.1 Überprüfung der Vias und der Die-Position
- 6.1.2 Überprüfung der Homogenität des Kleberbettes:
- 6.2 Fehlersuche anhand von Schliffen an eingebetteten Die
- 6.2.1 Gebrochener Die
- 6.2.2 Inhomogenes Kleberbett
- 6.2.3 Via durchdringt das Chippad
- 6.2.4 Delamination zweier Schichten
- 6.2.5 Schlechte Planarisierung des Redistributionlayers
- 6.1 Auswertung der Röntgenaufnahmen
- 7 Statistische Abschätzung der zu erwartenden Ausbeute
- 7.1 Grundgedanke
- 7.2 Die relevanten Prozessschritte
- 7.3 Ausarbeitung
- 7.4 Positionsmessungen der Vias
- 7.5 Sigma Performance
- 8 Diskussion
- 9 Zusammenfassung
Zielsetzung und Themenschwerpunkte
Ziel dieser Diplomarbeit ist der Vergleich der Einbettungstechnik von Chips in Leiterplatten mit anderen gängigen Techniken hinsichtlich der Integrationsdichte. Es sollen die besonderen Anforderungen dieses Verfahrens aufgezeigt, Randbedingungen erfasst und auftretende Probleme analysiert sowie gegebenenfalls Lösungen erarbeitet werden. Abschließend wird ein mathematisches Modell zur Berechnung der Ausbeute funktionsfähiger eingebetteter Chips erstellt.
- Vergleich der Einbettungstechnik mit anderen Bestückungsmethoden
- Analyse der technischen Anforderungen und Randbedingungen
- Erfassung und Lösung von Problemen bei der Einbettung
- Entwicklung eines mathematischen Modells zur Ausbeuteberechnung
- Statistische Auswertung der Ergebnisse
Zusammenfassung der Kapitel
1 Einleitung: Die Arbeit untersucht die Einbettung aktiver Halbleiterbauelemente in FR-4-Leiterplatten, um höhere Integrationsdichten zu erreichen. Sie vergleicht diese Technik mit traditionellen Methoden und analysiert Randbedingungen wie Bestückungsgenauigkeit und Chipdicke. Ein mathematisches Modell zur Berechnung der Ausbeute akzeptabler Durchkontaktierungen bildet den Abschluss.
2 Was ist ein eingebetteter Die: Dieses Kapitel beschreibt die Integration eines ungehäusten Chips (Die) in eine Leiterplatte, wobei der Fokus auf dem Kleben des Dies auf den Leiterplattenkern und dem anschließenden Aufbringen der Leiterbahnschichten liegt. Der Prozess wird schrittweise erläutert und anhand von Abbildungen veranschaulicht.
3 Embedded-Die im Vergleich zu anderen üblichen Techniken: Hier wird die Einbettungstechnik (Chips-First) mit traditionellen Methoden (Chips-Last) verglichen, insbesondere hinsichtlich der erzielbaren Integrationsdichte. Die Analyse stützt sich auf Daten der International Technology Roadmap for Semiconductors (ITRS) und zeigt die Vorteile der Einbettung bei gleichzeitig hohen Anforderungen an die Leiterplattentechnologie.
4 Möglichkeiten der PCB-Hersteller: Das Kapitel untersucht die technischen Fähigkeiten verschiedener Leiterplattenhersteller und deren Eignung für die Einbettungstechnik. Es werden Designregeln verglichen und die maximale Anzahl verdrahtbarer Anschlüsse in Abhängigkeit von Chipgröße und Leiterplattentechnologie berechnet.
5 Ermittlung von Randbedingungen: Dieser Abschnitt erfasst die Randbedingungen des Einbettungsprozesses, insbesondere die Positionierungsgenauigkeit der Chips, den Einfluss der Klebertrocknung, die Positionsänderung von Justagemarken durch das Ausheizen des Klebers, die Verwölbung des Substrates und die Kontrolle der Chipdicke. Die Ergebnisse werden detailliert anhand von Messungen und deren statistischer Auswertung präsentiert.
6 Problemerfassung an eingebetteten Die: Hier werden anhand von Röntgenaufnahmen und Schliffbildern auftretende Probleme analysiert, wie z.B. inhomogene Kleberbetten, fehlerhafte Via-Positionierung, Chipbrüche und Delaminationen. Für jedes Problem werden mögliche Ursachen diskutiert und Lösungsansätze vorgeschlagen.
7 Statistische Abschätzung der zu erwartenden Ausbeute: Dieses Kapitel entwickelt ein statistisches Modell zur Abschätzung der Ausbeute an funktionsfähigen eingebetteten Chips, basierend auf den ermittelten Ungenauigkeiten der einzelnen Prozessschritte. Der Einfluss von Chip- und Viadurchmesser auf die Ausbeute wird berechnet und anhand von Diagrammen veranschaulicht. Die Sigma Performance wird berechnet und interpretiert.
Schlüsselwörter
Eingebettete Die, FR-4 Leiterplatten, Integrationsdichte, Chips-First-Verfahren, Bestückungsgenauigkeit, Kleberbett, Durchkontaktierung (Vias), Röntgenthomographie, Schliffbilder, Ausbeute, statistische Auswertung, Sigma Performance, ITRS.
Häufig gestellte Fragen (FAQ) zur Diplomarbeit: Einbettung von Chips in Leiterplatten
Was ist das Thema der Diplomarbeit?
Die Diplomarbeit befasst sich mit der Einbettung von Chips (Die) in FR-4-Leiterplatten, um höhere Integrationsdichten zu erreichen. Sie vergleicht diese Technik mit traditionellen Methoden, analysiert die damit verbundenen Herausforderungen und entwickelt ein mathematisches Modell zur Vorhersage der Ausbeute.
Welche Techniken werden verglichen?
Die Arbeit vergleicht die Einbettungstechnik ("Chips-First") mit traditionellen Bestückungsmethoden ("Chips-Last"), insbesondere im Hinblick auf die erzielbare Integrationsdichte. Der Vergleich stützt sich auf Daten der International Technology Roadmap for Semiconductors (ITRS).
Welche Randbedingungen werden untersucht?
Die Arbeit untersucht verschiedene Randbedingungen des Einbettungsprozesses, darunter die Positionierungsgenauigkeit der Chips, den Einfluss der Klebertrocknung, die Positionsänderung von Justagemarken durch das Ausheizen des Klebers, die Verwölbung des Substrates und die Kontrolle der Chipdicke. Diese werden durch Messungen und statistische Auswertungen analysiert.
Welche Probleme bei der Einbettung werden behandelt?
Die Arbeit analysiert anhand von Röntgenaufnahmen und Schliffbildern verschiedene Probleme, die bei der Einbettung auftreten können. Dazu gehören inhomogene Kleberbetten, fehlerhafte Via-Positionierung, Chipbrüche und Delaminationen. Für jedes Problem werden mögliche Ursachen und Lösungsansätze diskutiert.
Wie wird die Ausbeute berechnet?
Es wird ein statistisches Modell entwickelt, um die Ausbeute an funktionsfähigen eingebetteten Chips abzuschätzen. Das Modell basiert auf den ermittelten Ungenauigkeiten der einzelnen Prozessschritte und berücksichtigt den Einfluss von Chip- und Viadurchmesser. Die Sigma Performance wird berechnet und interpretiert.
Welche Methoden werden zur Problemanalyse verwendet?
Zur Problemanalyse werden Röntgenaufnahmen (Röntgenthomographie) und Schliffbilder eingesetzt. Diese ermöglichen die detaillierte Untersuchung der Struktur und der möglichen Fehlerquellen im eingebetteten Die und im Kleberbett.
Welche Schlüsselwörter beschreiben die Arbeit?
Schlüsselwörter sind: Eingebettete Die, FR-4 Leiterplatten, Integrationsdichte, Chips-First-Verfahren, Bestückungsgenauigkeit, Kleberbett, Durchkontaktierung (Vias), Röntgenthomographie, Schliffbilder, Ausbeute, statistische Auswertung, Sigma Performance, ITRS.
Welche Kapitel umfasst die Arbeit?
Die Arbeit umfasst Kapitel zu Einleitung, Definition eingebetteter Die, Vergleich mit anderen Techniken, Möglichkeiten der PCB-Hersteller, Ermittlung von Randbedingungen, Problemerfassung, statistischer Ausbeuteabschätzung, Diskussion und Zusammenfassung. Jedes Kapitel wird in der Zusammenfassung der Kapitel detailliert beschrieben.
Was ist das Hauptziel der Arbeit?
Das Hauptziel ist der Vergleich der Einbettungstechnik mit anderen Bestückungsmethoden hinsichtlich der Integrationsdichte, die Analyse der technischen Anforderungen und Randbedingungen, die Erfassung und Lösung von Problemen bei der Einbettung und die Entwicklung eines mathematischen Modells zur Ausbeuteberechnung.
- Quote paper
- Andreas Franz (Author), 2004, Eingebettete gedünnte Silizium-Halbleiter in FR-4 Multilayer-Leiterplatten , Munich, GRIN Verlag, https://www.grin.com/document/112362
